(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-37442 (P2004-37442A)

(43) 公開日 平成16年2月5日 (2004. 2.5)

(51) Int.C1. ⁷	FΙ		テーマコード (参考)
GO1S 7/282	GO1S 7/282	A	5J070
B60R 21/00	B60R 21/00	624E	
GO1S 13/93	B6OR 21/00	624Z	
	B6OR 21/00	626A	
	GO1S 13/93		
	審査請求 未請求 請	請求項の数 15 〇L	外国語出願 (全 48 頁)

(21) 出願番号 特願2003-12404 (P2003-12404) (22) 出願日 平成15年1月21日 (2003.1.21) (31) 優先権主張番号 02250394.0

平成14年1月21日 (2002.1.21) (32) 優先日

(33) 優先権主張国 欧州特許庁 (EP) (71) 出願人 501253316

ミツビシ・エレクトリック・インフォメイ ション・テクノロジー・センター・ヨーロ ッパ・ビーヴィ MITSUBISHI ELECRIC INFORMATION TECHNOL OGY CENTRE EUROPE B . V. イギリス国、サリー・ジーユー2・5ワイ ディ、ギルドフォード、ザ・サリー・リサ ーチ・パーク、フレデリック・サンガー・ D-F 20 20 Frederick Sanger

Road, The Surrey R esearch Park, Guild

最終頁に続く


(54) [発明の名称] 複数のパルス列のシーケンスを発生する方法およびその装置、障害物検出システム

(57)【要約】 (修正右)

【課題】マルチユーザ環境で動作する自動車障害物検出 システムで利用されるパルス列発生方法を提供する。

【解決手段】パルスシーケンスは、個々の複数のパルス 列をパルス列のセットからランダムに繰り返して選択す ることによって生成され、各パルス列は、所定の自己相 関制約を満足し、複数のパルス列は所定の相互相関制約 を集合的に満足する。複数のパルス列はランダム長のギ ャップによって分離されるのが好ましい。少なくともい くつかのパルス列は、他のパルス列の時間反転した複製 であってよい。得られるシーケンスは、マルチユーザ環 境における障害物検出に特に適している。

【選択図】 図9



【特許請求の範囲】

【請求項1】

複数のパルス列のシーケンスを発生する方法であり、該各パルス列は、1パルス期間を超える全ての遅延に対して、ゼロ遅延での最大値より著しく小さい値を有する自己相関関数と、前記パルス列の前記自己相関関数の最大値と比較して全て小さい値を有する、前記各パルス列および任意の他のパルス列の間の相互相関関数とを有し、前記複数のパルス列をランダムに連続して生成することを含む方法。

【請求項2】

前記複数のパルス列を、該複数のパルス列の間にランダムに間隔をあけたシーケンスで発生することを含む請求項1に記載の方法。

【請求項3】

前記複数のパルス列の中の少なくとも1つのパルス列は、前記複数のパルス列の中の別の パルス列を時間反転した複製である請求項1または2に記載の方法。

【請求項4】

複数のパルス列のシーケンスを発生する方法であり、該各パルス列は、1パルス期間を超える全ての遅延に対して、ゼロ遅延での最大値より著しく小さい値を有する自己相関関数と、前記パルス列の前記自己相関関数の最大値と比較して全て小さい値を有する、前記各パルス列および任意の他のパルス列との間の相互相関関数とを有し、前記複数のパルス列を前記複数のパルス列の間にランダムに間隔をあけたシーケンスで生成することを含む方法。

【請求項5】

前記複数のパルス列の中の少なくとも1つのパルス列は、前記複数のパルス列の中の別の パルス列の時間反転した複製である請求項4に記載の方法。

【請求項6】

複数のパルス列のシーケンスを発生する方法であり、該各パルス列は、1パルス期間を超える全ての遅延に対して、ゼロ遅延での最大値より著しく小さい値を有する自己相関関数と、前記パルス列の前記自己相関関数の最大値と比較して全て小さい値を有する、前記各パルス列および任意の他のパルス列の間の相互相関関数とを有し、前記複数のパルス列の中の少なくとも1つのパルス列は、前記複数のパルス列の中の別のパルス列の時間反転した複製である方法。

【請求項7】

前記複数のパルス列の中の複数のパルス列は、前記複数のパルス列の中の別の複数のパルス列の時間反転した複製である請求項3、5および6のいずれか1項に記載の方法。

【請求項8】

各パルス列は連続状態に適合したカウンタに応答して発生され、各パルス列に対して、前記カウンタの動作方向をランダムに選択するステップを含む請求項3、5、6および7のいずれか1項に記載の方法。

【請求項9】

各パルス列は、所定の複数のパルス列のセットからランダムに選択され、該選択されたパルス列は、各選択後に前記セットに戻される請求項1ないし8のいずれか1項に記載の方法。

【請求項10】

請求項1から9に記載の方法に従って動作するようにされた複数のパルス列のシーケンスを発生する装置。

【請求項11】

マルチユーザ環境において使用する障害物検出システムであって、請求項10に記載の複数のパルス列のシーケンスを発生する装置と、前記複数のパルス列によって変調された信号を送信する手段と、該送信された信号の反射を受信するための受信手段と、障害物の有無を検出するために前記受信された信号と前記複数のパルス列の相関を求めるための処理手段と、を備える障害物検出システム。

20

10

30

50

40

【請求項12】

検出された対象物の距離を示す信号を供給する手段を含む請求項11に記載の障害物検出 システム。

【請求項13】

可能性のある衝突を検出するように車両または船舶で使用するための請求項11に記載の障害物検出システム。

【請求項14】

車両または船舶のための衝突警告システムであって、請求項13に記載の障害物検出システムと、障害物検出に応答して警告信号を発生する手段とを備える衝突警告システム。

【請求項15】

中両または船舶のための距離計測支援システムであって、請求項13に記載の障害物検出システムと、検出された対象物の距離を示す信号を発生する手段とを備える距離計測支援システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、たとえば障害物検出システム、特に、これに限られるものではないが、マルチユーザ環境において動作するようにデザインされた自動車死角警告システムにおいて利用されるパルス列を発生する方法および装置に関する。

[00002]

【従来の技術】

1つの重要なタイプの自動車死角警告システムは、検出ゾーンに問い合わせするために電磁エネルギーまたは超音波エネルギーの短いパルスを使用する。したがって、所定の距離に障害物が有るか無いかに関する判定は、システムの視野内にある種々の対象物によって後方散乱したエネルギーを適当に処理することによって行なわれる。

[0003]

図 1 は、電磁エネルギーの短いパルスを利用する、通常の障害物検出システムのブロック図である。システムは、必要とされる距離分解能 Δ R を実現するように選択された、持続期間 T_P を有するパルスを繰り返して生成するパルス発生器 P G R を備える。パルス繰り返し周期 T_{R-P} は、一定であってもよいし、または、ある特定の方法で変化することもできる。システムはまた、必要とされる搬送波周波数を有する正弦波信号を発生する発掘の S C 、搬送波信号をオン/オフの方式で変調するパルス変調器 P M D 、パルス状の搬送波信号を必要とされるレベルへ増幅する電力増幅器 P A M 、電磁エネルギーのパルスを障害物 O B S に向けて放射する送信要素 T E L 、障害物 O B S によって反射して戻る電磁パルスを受信する適当な受信センサ R E L 、 障害物 O B S によって供給される信号を増幅する入力増幅器 I A M 、適当な信号処理を使用して受信パルスを成形する信号調整ユニット S C U 、および発生器 P G R によって供給される基準パルスと信号調整ユニット S C U によって供給される再構築されたパルスを一緒に処理して、所定の距離に障害物が有るか無いかに関する判定 D E C を供給するパルス一致プロセッサ P C P を有する。

[0004]

通常、入力増幅器IAMは、パルス送信間隔中にブランキングされ、送信器に起因する好ましくない漏れ信号が抑圧される。必要とされるブランキング機能は、発生器PGRによって供給されるパルスを増幅器IAMのブランキング入力BIに印加することによって果たされる。

[0005]

図2は、図1の障害物検出システムによって利用されるマルチチャネルパルス一致プロセッサPCPのブロック図である。プロセッサは、判定ブロックDBKと、それぞれが適当な遅延ユニットDELN、一致ゲートCGおよび一致カウンタCCRを備える複数のチャネルとを有する。複数の遅延値DEL1、DEL2、・・・、DELJは、距離ゲートと呼ばれる、注目の複数の距離値に対応する。各チャネルにおいて、発生器PGRによって

10

20

30

40

50

30

40

50

供給される基準パルスは適当に遅延されて、一致ゲートCGの1つの入力に印加され、一致ゲートCGの他の入力は、信号調整ユニットSCUによって再構築されたパルスによって駆動される。パルス一致が起こると、カウンタCCRは既に蓄積した一致の数に1を加算する。規定の観察期間の終わりに、各一致カウンタCCRは、蓄積されたパルス一致の数Gを判定ブロックDBKに供給する。判定ブロックDBKは、供給された数G1、G2、・・・、GJの中の最大のものを選択し、この最大値を適当な判定しきい値DTと比較する。判定しきい値が超えられている場合、判定ブロックDBKは、出力DECにて、観察された一致の最大数を示す距離ゲート内に障害物が有ることを断言する。

[0006]

図3は、持続期間 T_P および繰り返し周期 T_{R-E-P} の矩形パルスを含む周期的パルスシーケンスを示す。距離分解能はパルス持続期間 T_P によって決まり、システムの明白な到達範囲(unambiguous range)は周期 T_{R-E-P} によって決まる。

[00007]

標的の検出力は、単一パルスが適当に構成されたパルスパケットで置き換えられるとかなり改善することが知られている。したがって、図3に示すシーケンスなどの周期的パルスの基本シーケンスは、連続パルスパケットのシーケンス(本明細書においてはパルス列とも呼ばれる)で置き換えることができる。

[0008]

この構成において、各パルスパケットは、特定の数 N の同 パルスを含み、その特定の数 N のパルスは、各パルス間の間隔が適当に選択された単位時間間隔の整数倍であるように 不均一に配列されている。パルス間の間隔のパターンは、主パルスパケットと 1 パルス持続期間を超える持続期間だけ時間的にずらした主パルスパケットの複製の間で、少ない数 のパルス一致数 h a (好ましくはせいぜい 1 つのパルス一致)のみが起こることを保証するように設計される。この条件は通常、自己相関の制約と呼ばれる。

[0009]

N個の同一の単位持続期間の矩形パルスを含むスパン(長さ) L のパルスパケットを考える。こうしたパルスパケットは、シンボル 0 と 1 の 2 値シーケンス $\{x\} = x_1 x_2 \cdot \cdot x_L$ で都合よく表すことができ、その 2 値シーケンスにおいて、シンボル 1 はパルスー致に対応する。この場合、自己相関の制約は、

[0010]

【数1】

$$R_{xx}(d) = \sum_{i=1}^{L-d} x_i x_{i+d} \le h_a < N, \qquad 0 < d \le L-1$$

[0011]

として表現できる。ここで、 R $_{x}$ $_{x}$ (d)は自己相関シーケンスであり、 d は整数シフトである。 d = 0 の時、自己相関値 R $_{x}$ $_{x}$ (0)は単にパルスパケット内に含まれるパルス数 N に等しい。

[0012]

特定のパルス数 N および $h_a=1$ である2 パルスパケットのクラスにおいて、最大限コンパクトな(maximally $compact)パルスパケットは最小のスパン <math>L_{min}$ を有する。したがって、最大限コンパクトなパルスパケットは、最も大きなデューティファクタ N / L および最も大きな平均電力を示す。固定された N および $h_a=1$ について、 L_{min} を超えるスパンを有する2 パルスパケットは、スパースなパルスパケットと呼ばれる。

[0013]

図 4 は N = 8 のパルスを含むスパン L = 3 6 のパルスパケットを示し、そのパルスは、位置 1 、8 、 1 1 、1 7 、1 9 、3 1 、3 2 および 3 6 にある。パルスパケットは、以下の 2 値シーケンス $\{x\}$ で表される。

[0014]

【数2】

$\{x\} = 100000010010000010100000000000110001$

[0015]

 $\{x\}$ の自己相関シーケンス $R_{x x}$ (d)を図 5 a に示す。 $R_{x x}$ (d)のピーク値はゼロシフトすなわち $R_{x x}$ (0) = 8 で起こる。他のシフト d について、関数 $R_{x x}$ (d)はゼロか 1 のいずれかの値をとる($h_a=1$)。自己相関シーケンス $R_{x x}$ (d)は 2 値シーケンス $\{x\}$ を十分に特徴付け、対応するパルスパケットは、通常、自己相関関数 $R_{x x}$ (τ)によって特徴付けされる。ここで、パラメータ τ は連続時間遅延(シフト)を示す。 $\{x\}$ で表されるパルスパケットの自己相関関数 $R_{x x}$ (τ)を図 5 b に示す。ここで、 Δ は 単位 時間 間隔を示す。 自己 相関シーケンス $R_{x x}$ (d) および自己 相関関数 $R_{x x}$ (τ)はいずれもそれぞれの変数の 偶関数である。

[0016]

自己相関の制約によって保証されることは、雑音または下渉がなく、またマルチチャネルパルス一致プロセッサがパルスパケットを検出するために使用される時、各チャネルの出力が、チャネル遅延が受信されているパルスパケットの遅延に一致する時を除いて、せいぜいh。であるということである。この場合、チャネル出力はピーク値Nに達する。

[0017]

実際のシステムにおいて、送信器からの好ましくない漏れを抑圧するために、受信器は、通常、パルス送信間隔中にブランキングされる。自己相関の制約 R_{x-x} (d) ≤ 1 は、受信されているパルスパケットが送信されているパルスパケットと重なる時、標的からの戻りにおいてせいぜい 1 つの受信パルスが失われるであろうことを意味する。

[0018]

マルチユーザ環境において、ユーザは、自分の信号を同時にかつ非同期に送信するため、 各受信器は自分自身の送信信号を認識し、検出しなければならないだけでなく、他の送信 信号が存在する時にそれを行うことができなければならない。注目の受信器によって検出 されるべきパルスパケットが2値シーケンス

[0019]

【数3】

$$\{x\} = x_1 x_2 ... x_L$$

[0020]

で表され、干渉するパルスパケットの1つが別の2値シーケンス

[0021]

【数 4 】

$$\{y\} = y_1 \ y_2 \dots y_L$$

[0022]

で表されると仮定する。マルチユーザ環境での受信器の検出性能を最適化するために、以下の相互相関の制約が全ての整数シフト d に対して満足されなければならない。

[0023]

【数 5】

$$R_{xy}(d) = \sum_{i=1}^{L-d} x_i y_{i+d} \le h_c < N, \qquad 0 < d \le L-1$$

および

40

20

30

20

30

40

50

[0024]

【数 6】

$$R_{yx}(d) = \sum_{i=1}^{L-d} y_i x_{i+d} \le h_c < N, \qquad 0 < d \le L-1$$

[0025]

2つ以上の送信器が動作している時、自己相関および相互相関の制約を一緒に組み合わせることによって保証されることは、雑音がなく、またマルチチャネルパルス一致プロセッサが検出に使用される時、各チャネルの出力が、チャネル遅延が注目の受信パルスパケットの遅延と一致する時を除いて、やはり実質的にNを下回るということである。

[0026]

良好な自己相関および相互相関特性を有する2値シーケンスのセットを構築するための種々の技法が開発されてきた(たとえば、P. FanおよびM. Darnellによる著「Sequence Design for Communications Applications」Wiley, 1996を参照されたい)。しかし、これら種々の技法は、一般に、マルチユーザ環境で動作するように選定された自動車障害物検出システムの使用だけに制限される。その理由は、これらの技法が非常に低いデューティファクタを示す多数の異なる長いシーケンスを生成し、したがって、得られる検出性能がかなり低下するためである。

[0027]

自動車の用途において、多くの同様な障害物検出システムが同じ領域で動作し、また同じ周波数帯域を共有することができなければならない。相互干渉を避けるために、各システムは、好ましくは他の全てのシステムによって使用される信号と相関のない、全く異なる信号を使用すべきである。多くの同様なシステムのうちのどれが特定の環境で動作しているかを予測するのは可能でないため、システムのそれぞれに全く異なる2値シーケンスを割り当てるのは実際的でない。さらに、良好な自己相関および相互相関特性を有し、また許容可能なデューティファクタを示す、2値シーケンスの多数のセット(1argesets)を構築することは非常に難しい。

[0028]

【発明が解決しようとする課題】

したがって、良好な自己相関および相互相関特性を有する多数のランダム化された長い 2 値シーケンス、特に、マルチユーザ環境で動作する自動車障害物検出システムにおいて利 用することができるシーケンスを発生する方法を提供するのが望ましいであろう。

[0029]

【課題を解決するための手段】

本発明の各態様は、添付の特許請求の範囲において限定される。

[0030]

別の態様によれば、パルス列のシーケンスは、個々のパルス列をランダム持続期間のギャップで分離することによって形成され、ランダム持続期間はランダム数(乱数)発生器によって供給されるランダム値によって確定することができる。

[0031]

図 6 は、本発明のこの態様によって構築された、第 1 の複合パルス列の構造を示す。複合パルス列は、ギャップと呼ばれる空の(e m p t y)時間間隔で分離された主パルスパケットを含む。各ギャップは、一定ギャップとランダムギャップから成り、一定ギャプは固定の持続期間 T_{R-R} を有し、一方、ランダムギャップの持続期間 T_{R-R} はランダム変数である。

[0032]

各主パルスパケットの持続期間 T_{PP} は、パケット内の全てのパルスを含む最も短い時間間隔で定められる。したがって、 T_{PP} = L × T_P である。ここで、L はパケットのスパ

ンであり、 T_P は単一パルスの持続期間である。以下において、単一パルスの持続期間は、クロック周波数の周期 T_{C L K} に等しい、すなわち、 T_P = T_{C L K} である。

[0033]

一定ギャップの持続期間 T_{RE} は、複合パルス列を構築するのに利用されるパルスパケットの自己相関および相互相関特性を保持するように選択される。一定ギャップの持続期間は、使用されている最も長い主パルスパケットの持続期間より長くはないのが好ましい。したがって、 $T_{RE} \leq L_{max} \times T_{CLK}$ である。最大限コンパクトなパルスパケットの場合、一定ギャップの持続期間は、パケットの持続期間より少し短いであろう。しかし、スパースなパルスパケットの場合、一定ギャップの持続期間は、ほんの数クロック周期 T_{CLK} ほどに短い可能性があるか、またはその持続期間はゼロに等しい可能性さえある。

[0034]

それぞれのランダムギャップの持続期間 T_{RA} は、ある特定の間隔にわたって一様の分布を有するのが好ましい。こうした間隔の一方の端点はゼロであるが、他の端点は、たとえば、クロック周期 T_{CLR} の 3 倍と 1 5 倍の間であり得る値をとるのが好ましい。

[0035]

図 6 に示すランダムギャップは、主パルスパケットの立ち下がりパルスに付加されているが、ランダムギャップは、隣接するパケット間のどこへでも挿入することができる。以下において、ランダムギャップを付加された主パルスパケットは、ランダム化パルスパケットと呼ばれるであろう。したがって、各ランダム化パルスパケットの総持続期間は、($T_{PP}+T_{RA}$)に等しく、ランダム化パケットは持続期間 T_{RE} の一定ギャップで分離される。

[0036]

したがって、単一の主パルスパケットの等しい写しを利用して、基本的な主パルスパケットの写しにランダムギャップの具現化物(realization)を付加することによって、多数のランダム化パルスパケットを生成することができる。このように構築された全てのランダム化パルスパケットは同じ自己相関関数を有するであろう。

[0037]

本発明の別の態様によれば、複合パルス列は、主パルスパケットのシーケンスから成り、 そのシーケンスは、規定の自己相関および相互相関特性を有する、適当に構築された主パ ルスパケットの所定のセットからランダムに取り出される。

[0038]

最適な検出性能のために、それぞれの主パルスパケットの自己相関関数は、「せいぜい 1 つの一致」の特性を示すべきである。さらに、任意の 2 つの異なる主パルスパケットの間の相互相関関数は、対応する自己相関関数の最大値に比較して小さな値をとるべきである

[0039]

特定の数のパルスに対する電力効率を保証するために、最適な複合パルス列は、

[0040]

【数7】

 $ADF = N / [L + (T_{RE} + T_{ARA}) / T_{CLK}]$

[0041]

で定義される、大きな値の平均デューティファクタADFを示すべきである。ここで、Nは主パルスパケットのパルス数であり、Lはパケットのスパンであり、 T_{RE} は一定ギャップの持続期間であり、 T_{ARA} はランダムギャップの平均持続期間であり、 T_{CLK} はクロック周期である。

[0042]

マルチユーザ環境における相互妨害に対する優れた抵抗力は、複合パルス列を構築するランダム機構を利用することによって得ることができる。各ユーザは主パルスパケットの同

10

20

30

40

50

20

30

40

50

じセットを有するが、複合パルス列は、ランダム化パルスパケットを繰り返してランダム に選択することによるランダムな方法で、各ユーザによって組み立てられる。

[0043]

本発明の別の好ましい態様によれば、所望の自己相関特性を有する主パルスパケットを使用して、第1の主パルスパケットを時間反転することによって、同じ自己相関特性を有する別の主パルスパケットが構築される。これら2つの2重パルスパケットの間の相互相関関数は、2を超える値をとらないであろう。

[0044]

図7 a は、主パルスパケットの実施例を示し、図7 b は、第1のパケットの鏡像である、別の主パルスパケットを示す。図8は、これら2つのパルスパケットを表す2つの2値シーケンスの間の相互相関を示す。相互相関関数は、非対称であり、異なるシフトに対して3つの値0、1または2の中の1つをとる。

[0045]

本発明の好ましい実施の形態において、これら態様のいくつか、および好ましくは全てが 組み合わされて、マルチユーザ環境での使用に適当な、かなりの数の異なるパルスシーケ ンスが提供される。

[0046]

本発明を具現化する構成は、今から、添付図面を参照して例によって説明される。

[0047]

【発明の実施の形態】

図 9 は、本発明の好ましい一実施の形態による複合パルス列を発生するシステムのブロック図である。システムは、順次状態モジュール S S M、状態復号器 S T D、ランダムパケット選択器 R P S、ランダムギャップ発生器 R G G およびクロック発生器 C K G を備える

[0048]

システムの動作中に、順次状態モジュールSSMは、クロック発生器CKGによって供給されるクロックパルスCLKによって確定される瞬間に、その状態を連続して変える。順次状態モジュールSSMの全く異なる状態の総数NSは、システムが使用する最も長い上パルスパケットのスパンL $_{\rm max}$ と少なくとも同じでなければならない。したがって、

[0049]

【数8】

 $NS = 2^K \ge L_{max}$

[0050]

[0051]

順次状態モジュールSSMは、周期的に動作するようになっており、各サイクルは、ある都合の良い方法で総数NS=2 K の利用できる全く異なる状態から選択したNU個の全く異なる状態を含む。これらのNU個の全く異なる状態の間に、発生されるべき各パルスパケットのパルスの位置を表す所定のN個の状態が存在する。

[0052]

順次状態モジュールSSMの機能は、従来の2値カウンタによって、適当なフィードバックを有するシフトレジスタによって、または当業者に良く知れられている同様の順次状態マシンによって実施することができる。

20

30

40

50

[0053]

状態復号器STDは、順次状態モジュールSSMのK-bit出力によって、またM-bitパケット選択入力PSによっても駆動される。状態復号器STDは2つの出力を有しており、1つの出力は複合パルス列CPTを供給し、一方、他の出力はエンドオブパケット(end-of-packet)EOPパルスを生成する。たとえば、EOPパルスは、全てのパルスパケットの立下りパルスと符合してもよい。EOPパルスを利用して、ランダムパケット選択器RPSおよびランダムギャップ発生器RGGによって行なわれる動作が始動される。

[0054]

パケット選択入力 P S は M ビットで表され、 M ビットはパルスパケットの発生が完了した時に変化するだけであってよい。任意の所与のパケット選択 P S 入力について、状態復号器 S T D は、順次状態モジュール S S M が所定の N 個の状態の中の 1 つの状態をとるたびに、 単一パルスを生成する。 完全な主パルスパケットは、 順次状態モジュール S S M の全サイクルのそれぞれの間に、 状態復号器 S T D の出力 C P T で得られる。

[0055]

[0056]

M-b i t P S 入力はランダムパケット選択器 R P S の出力によって供給され、ランダムパケット選択器 R P S は、順次状態モジュール S S M の特定の全サイクル中に、利用できる 2 M 個のパケットの中のどの 1 つを生成するかを確定する。

[0057]

状態復号器STDの全機能は、組合せロジックによって、または、適当にプログラムされた読み出し専用メモリによって実施することができる。

[0058]

ランダムギャップ発生器RGGは、生成されている全ての主パルスパケットの立下りパルスにランダムギャップを付加する。ランダムギャップ発生器RGGの繰り返し動作の各サイクルは、状態復号器STDによって供給されるEOPパルスによって始動される。ランダムギャップは、クロック発生器CKGによって供給されるランダム数(乱数)分のクロックパルスを禁ずることによって挿入される。ランダムギャップ発生器RGGの出力CRGは、その中ではランダム数分の連続パルスが抜けているクロックパルスのシーケンスを供給する。結果として、順次状態モジュールSSMの動作は、ランダムギャップの持続期間に等しいランダム時間間隔の間停止する。それぞれのランダムギャップの持続期間が一様に分布し、複数のランダムギャップが互いから独立して形成されるのが好ましい。必要がある場合、ランダムギャップ発生器RGGはまた、一定ギャップの一部をまたは完全な一定ギャップでさえ供給することができる。

[0059]

図10は、ランダムギャップ発生器RGGのブロック図である。ランダムギャップ発生器RGGは、ランダムパルスカウンタRPC、2入力マルチプレクサMUX、フリップフロップFFおよびANDロジックゲートALGを備える。ランダムギャップ発生器RGGは、十分に速いパルスレートを有するランダムパルス列RPTを利用する。ランダムパルス列RPTを供給する適当なデバイスは、技術者には明らかであろう。

[0060]

ランダムパルスカウンタRPCの能力は、想定されるランダムギャップの最も大きな値によって決まる。ランダムパルスカウンタRPCの能力は、順次状態モジュールSSMの1サイクル中にランダムパルス列RPTによって供給されるランダムパルスの総数と比較し

20

30

40

50

て小さくなければならない。その結果、ランダムパルスカウンタRPCは、順次状態モジュールSSMの各サイクル中に多数回オーバフローするであろう、また印加されるランダムパルスの総数のわずかな部分だけがEOPパルスと一致する瞬間にランダムパルスカウンタRPC内に保持されるであろう。このわずかな部分は、ランダムパルス列RPTで生ずるランダムパルスの基本的な統計量にかかわらず、全カウンタ状態にわたって一様に分布する。

[0061]

マルチプレクサ M U X は以下のように動作する。 2 値発生源選択入力が S S = 1 の時、ランダムパルスカウンタ R P C はランダムパルス列 R P T を受信し、 S S = 0 の時、ランダムパルスカウンタ R P C はクロックパルス C L K を受信する。

[0062]

エンドオブパケット(end-of-packet) EOPパルスが生ずる前は、フリップフロップ FF は状態「1」にあり(したがって、同様にSS=1)、クロックパルスは AND ゲート ALG の出力に現れ、ランダムパルス列 RPT がマルチプレクサ MUX を介してランダムパルスカウンタ RPC に印加される。EOP パルスがフリップフロップ FF のリセット入力 RI に印加されるとすぐ、フリップフロップ FF は状態「0」をとり、クロックパルス CLK は AND ゲート ALG の出力に現れないであろう。フリップフロップ FF はまたマルチプレクサ MUX の SS 入力を駆動するため、この時 SS=0 であり、クロックパルス CLK は、マルチプレクサ MUX を介してランダムパルスカウンタ RPC に印加される。ランダムパルスカウンタ RPC をその初期ランダム状態からオーバフロー状態にするのに必要とされるクロックパルスの数は、ランダムでかつ一様に分布した数である。

[0063]

オーバフローが起こるとすぐ、適当な信号がフリップフロップFFのセット入力SIに印加され、フリップフロップFFは状態「1」をとる。この時SS=1であるため、ランダムパルスカウンタRPCは、ランダムパルス列RPT内のランダムパルスを(オーバフローを伴って)カウントすることを再開し、クロックパルスCLKはANDゲートALGの出力に再び現れるであろう。

[0064]

上述の手順によって、ANDゲートALGの出力に現れるクロックパルスのシーケンス内にランダムギャップが挿入されることになる。ランダムギャップの持続期間は、ランダムパルスカウンタRPCをオーバフローさせるのに必要とされるランダム数分のクロックパルスCLKに等しい。したがって、ランダムゲートの持続期間は一様の分布を有する。

[0065]

クロックパルスCLKをカウントすることによる特定のオーバフロー条件によって、ランダムパルスカウンタRPCが、ランダムパルス列RPT内のランダムパルスをカウントすることを再始動する前に、初期状態「0」をとるようにされる。ランダムパルスをカウントすることから生ずる多数回のオーバフローのために、ランダムパルスカウンタRPCのランダム状態は、エンドオブパケット(end-of-packet)EOPパルスの発生によって確定する瞬間には統計的に独立していると考えられる。

[0066]

ランダムパルス列RPTが利用できない時、または利用できるランダムパルス列RPTのパルスレートが遅すぎて、順次状態モジュールSSMの全サイクルのそれぞれの間に多数回のオーバフローがランダムパルスカウンタRPCで起きない時、改良型ランダムギャップ発生器MRGGを使用することができる。

[0067]

図11は改良型ランダムギャップ発生器MRGGのブロック図である。改良型ランダムギャップ発生器MRGGは、パルスカウンタPCT、デマルチプレクサDMXおよびフリップフロップFFを備える。改良型ランダムギャップ発生器MRGGはまた、独立しており、かつ一様に分布するJ-bitランダム数を利用する。ランダム数はランダム数発生器

20

30

40

50

RNGによって供給することができ、適当なタイプは当業者には明らかであろう。

[0068]

デマルチプレクサDMXは以下のように動作する。2値スイッチ入力がSW=0の時、クロックパルスCLKはパルスカウンタPCTに印加され、SW=1の時、クロックパルスCLKは改良型ランダムギャップ発生器MRGGの出力に向けられる。

[0069]

エンドオブパケット(end-of-packet) EOP が生ずる前は、フリップフロップ FF は状態「1」にあり、SW=1 であるため、クロックパルス CLK が出力 CRG に現れる。EOP パルスがフリップフロップ FF のリセット入力 RI に印加されるとすぐ、フリップフロップ FF は状態「0」をとるであろう。この時 SW=0 であるため、クロックパルス CLK は出力 CRG に現れるのではなく、(デマルチプレクサ DMX を介して)パルスカウンタ PCT に向けられる。

[0070]

EOPパルスはまた、パルスカウンタPCTのプリロード入力PIに印加されて、パルスカウンタPCTの初期状態をランダム数発生器RNGによって供給されるJ-bitランダム数に設定する。パルスカウンタPCTをその初期ランダム状態からオーバフロー状態にするのに必要とされるクロックパルス数は、ランダムでかつ一様に分布する数である。

[0071]

オーバフローがパルスカウンタPCTで起こるとすぐ、適当な信号がフリップフロップFFのセット入力SIに印加され、フリップフロップFFは状態「1」をとる。この時SW=1であるため、クロックパルスは出力CRGに向けられる。

[0072]

上述の手順によって、改良型ランダムギャップ発生器MRGGの出力CRGに現れるクロックパルスのシーケンス内にランダムギャップが挿入されることになる。ランダムギャップの持続期間は、パルスカウンタPCTをオーバフローさせるのに必要とされるランダム数分のクロックパルスに等しい。

[0073]

ランダムギャップ発生器RGGまたはMRGGのいずれかの構成は、規定期間の一定ギャップをも付加する手段を含むように改造することができる。たとえば、改良型ランダムギャップ発生器MRGGの構成において、オーバフロー状態に達するのに十分なクロックパルスを蓄積したパルスカウンタPCTは、ある所定の状態に達するまでクロックパルスをカウントし続けるであろう。したがって、クロックパル列に挿入されるギャップの全持続時間は2つの成分、すなわち、ランダムギャップおよび一定の(確定的な)ギャップを含むであろう。ランダムギャップの値は、初期ランダム状態とオーバフロー状態の間で生ずるパルス数で決まるが、一定ギャップの値は、オーバフロー状態と所定の別の状態の間のクロックパルス周期 T_{CLK} の数に等しい。

[0074]

ランダムパケット選択器RPSは、状態復号器STDから送られるエンドオブパケット(end-of-packet)EOPパルスによって入力を指示される時にランダム数を供給する。供給されるランダム数は統計的に独立でかつ一様に分布するため、各主パルスパケットは、他の全てのパケットと同じ確率で、かつ他の全てのパケットと独立して発生するのが好ましいであろう。

[0075]

図12は、本発明によるランダムパケット選択器RPSのブロック図である。ランダムパケット選択器RPSは、ランダムパルスカウンタRPCおよび適当なバッファレジスタBRGを備える。その動作のために、ランダムパケット選択器RPSは、十分に速いパルスレートを有するランダムパルス列RANを利用する。ランダムパルス列RANは、それ自体よく知られているタイプの適当な発生源によって供給される。

[0076]

ランダムパルスカウンタRPCは、ランダムパルス列RANで生ずるランダムパルスを、

20

30

40

50

オーバフローを繰り返しながらカウントする。バッファレジスタBRGのロード入力LIに印加されるエンドオブパケット(end-of-packet)EOPパルスは、現在のランダムパルスカウンタRPCの状態のバッファレジスタBRGへの転送を実行する。このランダムパルスカウンタRPCの状態は、基本的なランダムパルス列RANの統計量にかかわらず、ランダムパルスカウンタRPCの全ての状態にわたって一様に分布されたM-bitランダム数である。

[0077]

バッファレジスタBRGに格納されるM-bitランダム数は、次に、状態復号器STDによって使用されて、利用できる 2^M 個の主パルスパケットのうちのどの 1 つが、順次状態モジュールSSMの特定のサイクル中に生成されるかが判断される。システムは、値 2^M が複合パルス列CPTを発生する処理において利用される主パルスパケットの総数に等しくなるように動作するようになっている。

[0078]

ランダムパルス列RANが利用できない時、または利用できるランダムパルス列RANのパルスレートが遅すぎて、一様分布のランダムパルスカウンタRPCの状態が確保できない時、バッファレジスタBRGは、それ自体よく知られているタイプの別のランダム数発生器によって供給されるランダム数をロードすることができる。

[0079]

図13は、本発明による複合パルス列を発生する別のシステムのブロック図である。システムは、順次状態モジュールSSM、状態復号器STD、ランダムビット発生源SRB、格納レジスタREGおよびクロック発生器CKGを備える。発生源SRBは十分に高いレートで並列にランダムビットを供給すると仮定する。ランダムビットの適当な発生源は当業者には明らかであろう。

[0800]

順次状態モジュールSSMの必要とされる全く異なる状態の数NRは、

[0081]

【数 9 】

$$NR = L_{max} + (T_{RE} + T_{RAmax}) / T_{CLK}$$

[0082]

で求められる。ここで、 L_{max} は最も長い上パルスパケットのスパンであり、 T_{RE} は一定ギャップの持続期間であり、 T_{RAmax} は最も長いランダムギャップの持続期間であり、 T_{CLK} はクロック周期である。したがって、順次状態モジュールSSMによって利用されるべきフリップフロップの最小数K1は、不等式

[0083]

【数10】

K1 ≥ log₂ NR

[0084]

を満たす最も小さな整数に等しい。たとえば、 $L_{m~a~x}=3$ 6 で、 $T_{R~E}$ / $T_{C~L~K}=3$ 3 で、 $T_{R~A~m~a~x}$ / $T_{C~L~K}=3$ 1 の場合、 N~R=100 で、必要とされるフリップフロップの得られる最小数は K~1=7 である。

[0085]

順次状態モジュールSSMの機能は、従来の2値カウンタによって、適当なフィードバックを有するシフトレジスタによって、または当業者には良く知られている同様な順次状態マシンによって実施することができる。

[0086]

システムの動作中、順次状態モジュールSSMは、クロック発生器CKGによって供給さ

20

30

40

50

れるクロックパルスCLKによって確定される瞬間に連続してその状態を変える。順次状態モジュールSSMは、適当な信号をリセット入力RIに印加することによって、いつでもその初期状態にリセットすることができる。順次状態モジュールSSMをリセットすることは、NR状態を含む基本SSMサイクルを短くすることになる。

[0087]

状態復号器STDは、順次状態モジュールSSMによって駆動されるK1個の2値入力、および格納レジスタREGを介してランダムビット発生源SRBによって駆動されるM1個の2値入力を有する。発生源SRBによって並列に供給されるランダムビットは、2値ベクトルBVのM1個の成分とみなすことができる。システムは、BVを種々に具体化したものの数2 $^{M-1}$ が、使用されるべき全てのランダム化パルスパケットの数に等しくなるように動作するようになっている。複合パルス列は状態復号器STDの出力CPTに現れる。

[0088]

たとえば、2つの異なるパルスパケットおよびそれらの時間反転した複製もまた利用でき、かつ異なるランダム遅延の数が32である場合、2値ベクトルの数に等しいランダム化パルスパケットの総数は、4×32=128であり、したがって、M1=7である。

[0089]

エンドオブサイクル(end-of-cycle)EOCパルスが、レジスタREGのロード入力L1に印加される時、M1-bitベクトルBVは、発生源SRBからレジスタREGへ転送される。次に、システム動作の対応するサイクルの持続期間の間、ベクトルBVはレジスタREG内に保持される。各2値ベクトルBVは、生成されるべきランダム化パルスパケットに関する全ての情報、すなわち、パケット構造および付加すべきギャップの持続期間の両方についての情報を供給する。順次状態モジュールSSMのK1個の2値出力に含まれるこの情報は、順次状態モジュールSSMの状態と結合して、システム動作の各サイクルの間に状態復号器STDによって利用される。2値ベクトルBVは、各サイクルの間に変わらないままであるが、順次状態モジュールSSMの状態は、各クロックパルスによって順次に変わる。一般に、各サイクルの持続期間はランダムギャップの可変性のために異なるであろう。

[0090]

システム動作の各サイクルの間に、状態復号器STDは、

- 1. 利用できるパルスパケットのうちの1つを生成する。
- 2. 選択されたパルスパケットにランダムギャップの具現化物のうちの1つを付加する。
- 3. こうして構築された、ランダム化パルスパケットの具現化物を、確定的なギャップによって補足する。
- 4. 順次状態モジュールSSMをその初期状態にリセットし、また新しい 2 値ベクトルBVを格納レジスタREGにロードするのに使用されるエンドオブサイクル(end-of-cycle)EOCパルスを生成する。

上述の機能を実行するために、状態復号器STDは、BVのM1個のビットと順次状態モジュールSSMの各状態を表すK1個のビットを一緒に処理して、各クロックパルスの瞬間に、

- 1. C P T 出力に「O」または「1」を生成するかどうか
- 2. EOC出力に「0」または「1」を生成するかどうか

を判断する。

[0091]

状態復号器 S T D の全ての機能は、組合せロジックによって、または適当にプログラムされた読み取り専用メモリによって実施することができる。

[0092]

図13の構成において状態復号器STDのロジック設計を示すために、システムは、以下の2つの2値シーケンス、すなわち、

100110000101820101000011001

20

50

によってそれぞれ表される単一パルスパケットおよびその鏡像を利用するものと仮定する。したがって、N=5で、パケットスパンはL=12である。また、一定ギャップのスパンは $T_{RE}/T_{CLK}=9$ で、ランダムギャップのスパン T_{RA}/T_{CLK} は 4 つの値、0、 1 、 2 または 3 のうちの 1 つをとることができるものと仮定する。

[0093]

状態復号器STDの基本パラメータは以下の通りである。

1. 必要とされるSSMの状態の数NRは、

NR = L $_{m \ a \ x}$ + (T $_{R \ E}$ + T $_{R \ A \ m \ a \ x}$) / T $_{C \ L \ K}$ = 1 2 + 9 + 3 = 2 4 から求められる。

- 2. 24個の状態を表すのに必要なビット数は、K1=5である。
- 3. ランダム化パケットの総数は、 $2 \times 4 = 8 = 2^{M-1}$ である。
- 4. 2 値ベクトル B V の成分の数は、M 1 = 3 である。
- 5. 状態復号器 S T D の入力の数は、 K 1 + M 1 = 5 + 3 = 8 である。

[0094]

2 値ベクトル B V = (B 2 、 B 1 、 B 0) は以下の構造を有すると仮定する。すなわち、 B 2 = 0 は、パルスパケット 1 0 0 1 1 0 0 0 0 1 0 1 に対応し、 B 2 = 1 は、その鏡像 1 0 1 0 0 0 0 1 1 0 0 1 に対応する。ビット (B 1 、 B 0) はランダムシフト値の 2 値表 現であり、たとえば、 (1 、 0) は 2 を表し、 (1 、 1) は 3 を表す。

[0095]

状態復号器STDの組合せロジックの真理値表は表1に要約される。リセット動作が非同期であると仮定しているため、初期状態および先行のエンドオブサイクル(end-of-cycle)状態は、単一クロック周期T_{cL K} の間に生ずるであろう。したがって、必要とされるSSMの状態の総数は、1から25まで増える。25個の状態は0から24の番号を付けられる。すなわち、状態「0」は初期状態である。

[0096]

		ールの状態	態モジュ	順次状況			₹BV	直ワート	2 何
	EOC=1			T=1	СР		В 0	B 1	B 2
30	2 1	1 2	10	5	4	1	0	0	0
	2 2	12	10	5	4	1	1	0	0
	2 3	1 2	10	5	4	1	0	1	0
	2 4	12	10	5	4	1	1	1	0
	2 1	12	9	8	3	1	0	0	1
	2 2	12	9	8	3	1	1	0	1
40	2 3	12	9	8	3	1	0	1	1
40	2 4	12	9	8	3	1	1	1	1

[0097]

B2=0について、順次状態モジュールSSMが状態1、4、5、10、12のうちのいずれか1つをとる時のみ、状態復号器STDはCPT出力に「1」を生成する。しかし、B2=1について、順次状態モジュールSSMが状態1、3、8、9、12のうちのいずれか1つをとる時のみ、CPT出力に「1」が現れる。各パルスパケットは、一定ギャップとランダムギャップの組合せを表すゼロのストリングを伴う。

[0098]

EOC出力は、特定のBVによって指定された順次状態モジュールSSMサイクルが完了した時に「1」を生成する。

[0099]

表 2 は、 2 値ベクトル B V = (0 、 1 、 0)に対する状態復号器 S T D の完全な(f u I l) 真理値表の例を示す。この場合、 B 2 = 0 で、ランダムギャップのスパンは 2 に等しい。したがって、パルスパケットには 1 1 個のゼロが付加され、 9 個のゼロは一定ギャップを表し、 2 個のゼロはランダムギャップを表す。状態「 2 3 」に達するとすぐ、 順次状態モジュール S S M は、初期状態「 0 」にリセットされる。リセット入力 R I は、 順次状態モジュール S S M の同期動作をオーバライドすると考えられるため、状態「 2 3 」および「 0 」の両方が単一クロック周期 T c L K の間に生ずるであろう。

[0100]

	表 2			10
SSM状態	CPT	EOC		
0	0	0	SSMの初期状態「0」	
1	1	0		
2	0	0		
3	0	0		
4	1	0		
5	1	0		20
6	0	0		
7	0	0		
8	0	0		
9	0	0		
10	1	0		
11	0	0		
1 2	1	0		30
1 3	0	0		
14	0	0		
1 5	0	0		
1 6	0	0		
1 7	0	0		
18	0	0		40
19	0	0		40
2 0	0	0		
2 1	0	0		
2 2	0	0		
2 3	0	1	SSMの初期状態「0」へジャンプ	

[0101]

図14は、本発明による複合パルス列を発生する別のシステムのブロック図である。システムは、パルスカウンタPCT、状態復号器STD、ランダムビット発生源SRB、格納

20

30

40

50

レジスタREGおよびクロック発生器CKGを備える。発生源SRBは十分に高いレートでランダムビットを並列に供給すると仮定する。適当なランダムビットの発生源は技術者には明らかであろう。

[0102]

必要とされる、パルスカウンタPCTの全く異なる状態の数NRは

[0103]

【数11】

$$NR = L_{max} + (T_{RE} + T_{RAmax}) / T_{CLK}$$

[0104]

[0105]

【数12】

$K1 \ge \log_2 NR$

[0106]

を満たす最も小さな整数に等しい。一般に、削除されるべき(2^{K-1} -NR)個の冗長な状態が存在するであろう。NR 個の全く異なる状態の中で、発生すべき各パルスパケットのパルスの位置を表す所定のN 個の状態が存在する。

[0107]

システム動作中、パルスカウンタPCTは、クロック発生器CKGによって供給されるクロックパルスCLKによって確定する瞬間にその状態を連続して変える。システム動作の各サイクルにおいて、パルスカウンタPCTは、発生源SRBによって供給されるVビットによって定義されるある初期状態からクロックパルスCLKをカウントし始める。パルスカウンタPCTの初期状態は、エンドオブサイクル(end-of-cycle)EOCパルスをパルスカウンタPCTのプリロード入力PIに印加することによってセットされる。

[0108]

[0109]

状態復号器STDは、パルスカウンタPCTによって駆動されるK1個の2値入力、およびランダムビット発生源SRBによって格納レジスタREGを介して駆動されるU個の2値入力を有する。発生源SRBによって並列に供給されるUビットは、パケット選択PS2値ワードを確定する。システムは、異なるPSワードの数2^Uが、使用されるべき全ての主パルスパケットの数に等しくなるように動作するようになっている。

[0110]

状態復号器STDは2つの出力を有しており、一方の出力CPTは複合パルス列を供給し

20

30

40

50

、他方の出力はエンドオブサイクル(end-of-cycle)EOCパルスを生成する。それぞれ新しいサイクルが始まる前に、EOCパルスを使用して初期PCT状態がプリセットされ、レジスタREGに現在のPS2値ワードがロードされる。

[0111]

複合パルス列発生器のこの実施の動作の他の態様は、上述した他の実施に適用可能な態様と同じである。

[0112]

図15は、図9のシステムの改良型のブロック図であり、改良型において、順次状態モジュールSSMは、反転カウンタRCTを用いて実施されている。カウント方向は、アップ/ダウン制御入力U/Dの状態によってセットされ、制御入力U/Dは、ランダムパケット選択器RPSの単一ビット出力を受信する。残りのM-1個の出力は、状態復号器STD、この場合、読み取り専用メモリのパケット選択入力PSを形成する。

[0113]

ランダムギャップ発生器RGGの出力CRGによって生成されるクロックパルスによって駆動されるカウンタRCTは、部分的なアドレスをメモリSTDへ連続して供給する。Kビットから成る各部分アドレスは、パケット選択入力PSによって供給されるM-1個の補助ビットによって補足される。このように形成された完全なアドレスを使用して、必要とされるパルスパケットを表す2値パターンを格納する対応するメモリセルがアクセスされる。アップ/ダウン制御入力U/Dの状態によってセットされるカウント方向に応じて、部分アドレスは昇順または降順で現れる。結果として、メモリSTDは、パルスパケットまたはその鏡像をそれぞれ形成するパルスシーケンスを出力CPTに生成する。

[0114]

PS人力が変わると、メモリSTDは、カウント方向に応じて、異なる上パルスパケットまたはその鏡像を出力CPTに生成するであろう。システムは、異なるPS入力値がメモリSTDに格納された主パルスパケットの数に等しくなるように動作するようになっている。反転カウンタを用いることによって、両方のバージョンを格納する必要なしで、パルスパケットの時間反転した複製を得ることが可能である。

[0115]

本発明の好ましい実施の形態の上述の記載は、例示および説明のために提示された。排他的であること、すなわち、開示されたまさにその形態に限定することは意図されない。上述の説明に鑑みて、多くの変更形態、修正形態、変形形態によって、当業者が、考えられる特定の使用に適合する種々の実施の形態で本発明を利用することが可能になるであろう。たとえば、記載した実施の形態のそれぞれは、残りの特徴が適当なシステムを提供する限り、時間反転された複製の使用、パルス列の間へのランダムギャップの配置、および/または種々のタイプのパルス列の間でのランダムな選択を省くことによって、修正できるであろう。

[0116]

上述した構成において、各パルスパケットは、その構成のセットからランダムに選択され、次のパルス列としての選択のためにすぐに利用できる。言い換えれば、その構成のセットからのそれぞれの選択は、直接置き換えることによって行なわれる。このことは好ましいが本質ではない。パルス列は、全てが使用されるまで置換わることなくランダムシーケンスで選択されるか、または、選択されたパルスパケットがn回選択された後で、そのたびに置き換わるであろう。ここで、nは所定の整数である。

[0117]

上述の実施の形態のパルス発生システムはどれも、図1に示す障害物検出システムのパルス発生器PRGとして使用できる。こうしたシステムは、移動可能なプラットフォーム(車両または船舶など)上に、または、固定プラットフォーム上に取り付けられて、移動可能な対象物の接近を検出することができる。システムは、対象物の検出に対応して警告信号を発生するようになっている衝突警告システムであってもよい。さらに、または別法として、システムは、障害物の距離を検出して、距離を示す信号を発生する、図2の構成な

どの、手段を有する距離計測支援システムであってもよい。

[0118]

用語「ランダム」は、本明細書において、純粋にランダムで、非確定的に生成される信号のみならず、擬似ランダムな 2 値信号およびカオス信号を発生する、従来技術で使用されるようにフィードバック回路を備えたシフトレジスタ構成の出力など、擬似ランダムな、かつ/または確定的な信号を、制限をつけることなく含むということを意図している。

[0119]

本明細書に記載する実施の形態は、たとえばデジタル信号プロセッサを組み込んだ専川ハードウェアを用いて、または適当にプログラムされた汎用コンピュータを用いて実施することができる。

10

20

30

【図面の簡単な説明】

【図1】短パルスを利用する通常の障害物検出システムのブロック図である。

【図2】障害物検出システムによって利用されるマルチチャネルパルス一致プロセッサのブロック図である。

【図3】持続期間 Tp と繰り返し周期 Tr Ep の矩形パルスを含む周期的パルス列を示す図である。

【図4】良好な自己相関特性を有するパルスパケットを示す図である。

【図 5 a 】図 4 のパルスパケットを表す 2 値シーケンスの自己相関シーケンス $R_{X X}$ (d) を示す図である。

【図5b】パルスパケットの自己相関関数R_{xx} (τ)を示す図である。

【図6】本発明によって構築された複合パルス列の構造を示す図である。

【図7a】主パルスパケットの例を示す図である。

【図7b】第1のパケットの時間反転による本発明によって得られた別の主パルスパケットを示す図である。

【図8】お互いの時間反転した複製である2つのパルスパケットを表す2つの2値シーケンスの間の相互相関シーケンスを示す図である。

【図9】本発明による複合パルス列を発生するシステムのブロック図である。

【図10】本発明による装置用のランダムギャップ発生器のブロック図である。

【図11】改良型ランダムギャップ発生器のブロック図である。


【図12】本発明による装置用のランダムパケット選択器のブロック図である。


【図13】本発明による複合パルス列を発生する別のシステムのブロック図である。


【図14】本発明による複合パルス列を発生するさらなるシステムのブロック図である。


【図15】本発明による複合パルス列を発生するさらに別のシステムのブロック図である


0

















【図12】




【図13】



【凶14】



【図15】



フロントページの続き

(71)出願人 501253316

ミッビシ・エレクトリック・インフォメイション・テクノロジー・センター・ヨーロッパ・ビーヴィ

MITSUBISHI ELECRIC INFORMATION TECHNOLOGY CENTRE EUROPE B. V.

イギリス国、サリー・ジーユー2・5ワイディ、ギルドフォード、ザ・サリー・リサーチ・パーク、フレデリック・サンガー・ロード 20

20 Frederick Sanger Road, The Surrey Research Park, Guildford, Surrey GU2 5YD, Great Britain

(74)代理人 100057874

弁理士 曾我 道照

(74)代理人 100110423

弁理士 曾我 道治

(74)代理人 100084010

介理上 古川 秀利

(74)代理人 100094695

弁理士 鈴木 憲七

(74)代理人 100111648

介理上 梶並 順

(72)発明者 ウィースロー・ジャージー・シャノフスキー イギリス国、サリー・ジーユー 1 1 ・ 1 エイアール、ギルドフォード、ウエスト・ロード、ザ・レッド・ハウス 3

(72)発明者 ポール・エイ・ラトリフ

イギリス国、サリー・エスエム5・4エイジー、カーシャルトン・ビーチェス、オークハースト・ ライズ 2

F ターム(参考) 5J070 AB02 AB03 AB10 AC02 AE01 AE02 AF03 AF05 AH04 AH07 AK35 BF02

【外国語明細書】

1. Title of the invention

Method of generating sequence of pulse trains and apparatus therefore, Obstacle detection apparatus

2. Claims

1. A method of generating a sequence of pulse trains, each train having an autocorrelation function which has a value, for all delays greater than one pulse duration, which is substantially smaller than the maximum value at zero delay, the cross-correlation function between each pulse train and any other pulse train having values which are all small compared with the maximum value of the autocorrelation function of that pulse train;

the method involving producing the pulse trains in a random succession.

- 2. A method as claimed in claim 1, the method involving generating the pulse trains in a sequence with random intervals between the trains.
- 3. A method as claimed in claim 1 or claim 2, wherein at least one of the pulse trains is a time-reversed replica of another of the pulse trains.
- 4. A method of generating a sequence of pulse trains, each train having an autocorrelation function which has a value, for all delays greater than one pulse duration, which is substantially smaller than the maximum value at zero delay, the cross-correlation function between each pulse train and any other pulse train having values which are all small compared with the maximum value of the autocorrelation function of that pulse train;

the method involving producing the pulse trains in a sequence with random intervals between the trains.

- 5. A method as claimed in claim 4, wherein at least one of the pulse trains is a time-reversed replica of another of the pulse trains.
- 6. A method of generating a sequence of pulse trains, each train having an autocorrelation function which has a value, for all delays greater than one pulse duration, which is substantially smaller than the maximum value at zero delay, the cross-correlation function between each pulse train and any other pulse train having values which are all small compared with the maximum value of the autocorrelation function of that pulse train;

wherein at least one of the pulse trains is a time-reversed replica of another of the pulse trains.

- 7. A method as claimed in any one of claims 3, 5 and 6, wherein a plurality of the pulse trains are time-reversed replicas of others of the pulse trains.
- 8. A method as claimed in any one of claims 3, 5, 6 and 7, wherein each pulse train is generated in response to a counter adopting successive states, the method including the step of, for each pulse train, randomly selecting the direction of operation of the counter.
- 9. A method as claimed in any preceding claim, wherein each pulse train is randomly selected from a set of predetermined pulse trains, the selected pulse train being replaced in the set after each selection.
- 10. Apparatus for generating sequences of pulse trains, the apparatus being arranged to operate in accordance with a method as claimed in any preceding claim.
- 11. Obstacle detection apparatus for use in a multi-user environment comprising apparatus as claimed in claim 10 for generating sequences of pulse trains, means for transmitting signals modulated by said pulse trains, receiving means for receiving reflections of the transmitted signals, and processing means for correlating the pulse trains with the received signals in order to detect the presence or absence of obstacles.
- 12. Obstacle detection apparatus as claimed in claim 11, including means for providing a signal indicative of the range of a detected object.
- 13. Obstacle detection apparatus as claimed in claim 11 for use in a vehicle or vessel to detect potential collisions.
- 14. A collision-warning system for a vehicle or vessel, the system comprising an obstacle detection apparatus as claimed in claim 13 and means for generating a warning signal in response to obstacle detection.
- 15. A ranging aid for a vehicle or vessel, the system comprising an obstacle detection apparatus as claimed in claim 13 and means for generating a signal indicative of the range of a detected obstacle.

3. Detail Description of Invention

Field of the Invention

This invention relates to a method and apparatus for generating pulse trains, for example to be utilized in obstacle-detection systems and particularly, but not exclusively, in automotive blind-spot warning systems designed to operate in multiuser environments.

Background of the Invention

One important type of automotive blind-spot warning systems employs short pulses of electromagnetic or ultrasonic energy to interrogate the detection zone. A decision regarding the presence or absence of an obstacle at a predetermined range is then made by suitably processing energy backscattered by various objects in the field of view of the system.

Fig. 1 is a block diagram of a typical obstacle-detection system utilizing short pulses of electromagnetic energy. The system comprises a pulse generator PGR that produces repetitively pulses with duration T_P so selected as to provide required range resolution ΔR . The pulse repetition period T_{REP} may be constant or may vary in some specified manner. The system also has an oscillator OSC that generates a sinusoidal signal with required carrier frequency, a pulse modulator PMD that modulates the carrier signal in an on-off fashion, a power amplifier PAM that amplifies the pulsed carrier signal to a required level, a transmit element TEL that radiates pulses of electromagnetic energy towards an obstacle OBS, a suitable receive sensor REL that receives electromagnetic pulses reflected back by the obstacle OBS, an input amplifier IAM that amplifies the signal provided by the receive sensor REL, a signal conditioning unit SCU that employs suitable signal processing to shape the received pulses, and a pulsecoincidence processor PCP that processes jointly the reference pulses supplied by the generator PGR and reconstructed pulses supplied by the signal conditioning unit SCU to provide a decision DEC regarding the presence or absence of an obstacle at a predetermined range.

Usually, the input amplifier IAM is blanked during pulse transmission intervals, in order to suppress an undesired leakage signal originating in the

transmitter. The required blanking function is accomplished by applying pulses provided by the generator PGR to the blanking input BI of the amplifier IAM.

Fig. 2 is a block diagram of a multichannel pulse-coincidence processor PCP utilized by the obstacle-detection system of Fig. 1. The processor has a decision block DBK and a plurality of channels, each comprising a suitable delay unit DELN, a coincidence gate CG and a coincidence counter CCR. The plurality of delay values, DEL1, DEL2, ..., DELJ, corresponds to a plurality of range values of interest, referred to as range gates. In each channel, reference pulses provided by the generator PGR are suitably delayed and applied to one input of coincidence gate CG, whose other input is driven by pulses reconstructed by signal conditioning unit SCU. When a pulse coincidence occurs, the counter CCR adds a one to the already accumulated number of coincidences. At the end of a prescribed observation period, each coincidence counter CCR supplies the number G of accumulated pulse coincidences to the decision block DBK. The decision block DBK selects the greatest of the supplied numbers, G1, G2, ..., GJ, and compares this maximum value with a suitable decision threshold DT. If the decision threshold has been exceeded, then the decision block DBK declares, at the output DEC, an obstacle present in the range gate that exhibits the greatest number of observed coincidences.

Fig. 3 depicts a periodic pulse sequence comprising rectangular pulses of duration T_P and repetition period T_{REP} . The range resolution depends on the pulse duration T_P and the unambiguous range of the system depends on the period T_{REP} .

It is known that target detectability can be improved significantly when a single pulse is replaced by a suitably constructed pulse packet. Consequently, a basic periodic pulse sequence, such as the one depicted in Fig. 3, can be replaced by a sequence of successive pulse packets (also referred to herein as pulse trains).

In this arrangement, each pulse packet comprises a specified number N of identical pulses which are staggered nonuniformly, with each interpulse spacing being an integer multiple of a suitably chosen unit time interval. The

pattern of interpulse spacings is so designed as to ensure that only a small number h_a of pulse coincidences (preferably at most one pulse coincidence) will occur between a primary pulse packet and its replica shifted in time by more than one pulse duration. This condition is usually referred to as the autocorrelation constraint.

Consider a pulse packet of span (length) L comprising N identical rectangular pulses of unit duration. Such a pulse packet can be conveniently represented by a binary sequence $\{x\} = x_1 x_2 \dots x_L$ of symbols 0 and 1, in which symbol 1 corresponds to pulse occurrence. In this case, the autocorrelation constraint can be expressed as

$$R_{xx}(d) = \sum_{i=1}^{L-d} x_i x_{i+d} \le h_a < N, \qquad 0 < d \le L-1$$

where $R_{xx}(d)$ is the autocorrelation sequence and d is the integer shift. When d = 0, the autocorrelation value $R_{xx}(0)$ simply equals the number N of pulses contained within the pulse packet.

In the class of all pulse packets with a specified number of pulses N and $h_a = 1$, a maximally compact pulse packet has the minimal span L_{min} . Consequently, the maximally compact pulse packet exhibits the largest duty factor, N/L, and the largest average power. For a fixed N and $h_a = 1$, all pulse packets with spans greater than L_{min} are referred to as sparse pulse packets.

Fig. 4 depicts a pulse packet of span L = 36 comprising N = 8 pulses which are placed at locations 1, 8, 11, 17, 19, 31, 32 and 36. The pulse packet can be represented by the following binary sequence $\{x\}$

$\{x\} = 10000001001000001010000000000110001$

The autocorrelation sequence $R_{xx}(d)$ of $\{x\}$ is shown in Fig. 5a. The peak value of $R_{xx}(d)$ occurs at zero shift, i.e. $R_{xx}(0) = 8$; for other shifts d, the function $R_{xx}(d)$ assumes a value of either zero or one $(h_a = 1)$. While the autocorrelation sequence $R_{xx}(d)$ fully characterises the binary sequence $\{x\}$, the corresponding pulse packet is usually characterised by the autocorrelation function $R_{xx}(\tau)$, where the parameter τ denotes continuous time delay (shift). The autocorrelation function $R_{xx}(\tau)$ of the pulse packet represented by $\{x\}$ is shown in Fig. 5b, where

 Δ denotes the unit time interval. Both the autocorrelation sequence $R_{xx}(d)$ and the autocorrelation function $R_x(\tau)$ are even functions of their respective arguments.

The autocorrelation constraint ensures that when there is no noise or interference, and a multichannel pulse-coincidence processor is used for detecting a pulse packet, the output of each channel is at most h_a except when the channel delay matches that of a pulse packet being received. In this case, the channel output reaches the peak value of N.

In practical systems, in order to suppress undesired leakage from the transmitter, the receiver is usually blanked during pulse transmission intervals. The autocorrelation constraint $R_{xx}(d) \le 1$ implies that when the pulse packet being received overlaps the pulse packet being transmitted, at most one received pulse in a target return will be lost.

In a multiuser environment, the users may transmit their signals simultaneously and asynchronously so that not only must each receiver recognize and detect its own transmitted signal, but it must be able to do so in the presence of the other transmitted signals. Assume that a pulse packet to be detected by a receiver of interest is represented by a binary sequence

$$\{x\} = x_1 x_2 ... x_L$$

and that one of the interfering pulse packets is represented by another binary sequence

$$\{y\} = y_1 \ y_2 \dots y_L$$

In order to optimize the detection performance of the receiver in multiuser environment, the following *cross-correlation constraints* must be satisfied for all integer shifts d

$$R_{xy}(d) = \sum_{i=1}^{L-d} x_i y_{i+d} \le h_c < N, \qquad 0 < d \le L-1$$

and

$$R_{yx}(d) = \sum_{i=1}^{L-d} y_i x_{i+d} \le h_c < N, \qquad 0 < d \le L-1$$

When more than one transmitter is in operation, the autocorrelation and cross-correlation constraints combined together ensure that, when there is no noise and a multichannel pulse-coincidence processor is used for detection, the output of each channel is still substantially less than N except when the channel delay matches that of a received pulse packet of interest.

Various techniques have been developed to construct sets of binary sequences with good autocorrelation and cross-correlation properties (see for example P. Fan and M. Darnell, Sequence Design for Communications Applications. Wiley, 1996). However, these are generally only of limited use in automotive obstacle-detection systems designated to operate in multiuser environment, as they would produce multiple different long sequences exhibiting a very low duty factor, hence the resulting detection performance will be significantly degraded.

In automotive applications, many similar obstacle-detection systems should be capable of operating in the same region, also sharing the same frequency band. To avoid mutual interference, each system should use a distinct signal, preferably uncorrelated with the signals employed by all other systems. Because it is not possible to predict which of the many similar systems will be operating in a particular environment, it is not practical to assign a distinct binary sequence to each of them. Furthermore, it is also very difficult to construct large sets of binary sequences with good autocorrelation and cross-correlation properties, and also exhibiting acceptable duty factors.

Statement of Invention

It would therefore be desirable to provide a method for generating a large number of long randomized binary sequences with good autocorrelation and cross-correlation properties, especially sequences which can be utilized in automotive obstacle-detection systems to operate in multiuser environments.

Aspects of the present invention are set out in the accompanying claims.

According to another aspect, a sequence of pulse trains is formed by separating individual pulse trains by gaps of random duration, which may be determined by a random value supplied by a random number generator.

Fig. 6 shows the structure of a first composite pulse train constructed according to this aspect of the present invention. The composite pulse train comprises primary pulse packets separated by empty time intervals, referred to as gaps. Each gap consists of a regular gap and a random gap; a regular gap has a fixed duration T_{RE} , whereas the duration T_{RA} of a random gap is a random variable.

The duration T_{PP} of each primary pulse packet is defined as the shortest time interval containing all pulses in the packet. Consequently, $T_{PP} = L \cdot T_P$, where L is the packet span and T_P is the duration of a single pulse. In the following, it will be assumed that the duration of a single pulse is equal to the period T_{CLK} of a clock frequency; hence $T_P = T_{CLK}$.

The duration T_{RE} of a regular gap is so chosen as to retain the autocorrelation and cross-correlation properties of pulse packets utilized to construct a composite pulse train. Preferably, the duration of a regular gap is no greater than that of the longest primary pulse packet being used; hence $T_{RE} \leq L_{max} \bullet T_{CLK}$. In the case of maximally compact pulse packets, the duration of a regular gap will be slightly less than that of the packet. However, in the case of sparse pulse packets, the duration of a regular gap may be as small as just a few clock periods T_{CLK} , or it may even be equal to zero.

Preferably, the duration T_{RA} of each random gap has a uniform distribution over some specified interval. Preferably, one end point of such interval is a zero, whereas the other end point assumes a value which may for example be between three and fifteen multiples of a clock period T_{CLK} .

Although random gaps shown in Fig. 6 are appended to trailing pulses of primary pulse packets, random gaps may be inserted anywhere between adjacent packets. In the following, a primary pulse packet augmented with a random gap will be referred to as a randomized pulse packet. Hence, the total duration of each randomized pulse packet is equal to $(T_{PP}+T_{RA})$, and the randomized packets are separated by regular gaps of duration T_{RE} .

Thus, identical copies of a single primary pulse packet can be utilized to produce a large number of randomized pulse packets by appending a realization

of a random gap to a copy of the underlying primary pulse packet. All such constructed randomized pulse packets will have the same autocorrelation function.

According to another aspect of the present invention, a composite pulse train is formed of a sequence of primary pulse packets each of which is drawn at random from a predetermined set of suitably constructed primary pulse packets with prescribed autocorrelation and cross-correlation properties.

For optimum detection performance, the autocorrelation function of each primary pulse packet should exhibit the property of 'at most one coincidence'. Moreover, the cross-correlation function between any two different primary pulse packets should assume small values compared to the maximum value of the corresponding autocorrelation functions.

In order to ensure power efficiency for a specified number of pulses, an optimum composite pulse train should exhibit a large value of the *average* duty factor ADF, defined by

$$ADF = N / [L + (T_{RE} + T_{ARA}) / T_{CLK}]$$

where N is the number of pulses in a primary pulse packet, L is the packet span, T_{RE} is the duration of a regular gap, T_{ARA} is the mean duration of a random gap, and T_{CLK} is the clock period.

Excellent resistance to mutual jamming in multiuser environments can be obtained by exploiting random mechanisms for constructing composite pulse trains. Although each user has the same set of primary pulse packets, a composite pulse train is assembled by each user in a random manner by repetitive random selection of randomized pulse packets.

According to a further preferred aspect of the present invention, a primary pulse packet with desired autocorrelation properties is used to construct another primary pulse packet with the same autocorrelation properties by reversing in time the first primary pulse packet. The cross-correlation function between these two dual primary pulse packets will not exceed values greater than two.

Fig. 7a shows an example of a primary pulse packet, and Fig. 7b shows another primary pulse packet, being a mirror image of the first packet. Fig. 8 depicts cross-correlation between two binary sequences that represent those two pulse packets. The cross-correlation function is asymmetric and it assumes, for different shifts, one of three values, 0, 1, or 2.

In a preferred embodiment of the invention, some, and preferably all, of these aspects are combined to provide a substantial number of different pulse sequences which are suited for use in a multiuser environment.

Arrangements embodying the invention will now be described by way of example with reference to the accompanying drawings.

Description of Preferred Embodiments of the Invention

Fig. 9 is a block diagram of a system for generating composite pulse trains according to one preferred embodiment of the present invention. The system comprises a sequential state module SSM, a state decoder STD, a random packet selector RPS, a random gap generator RGG and a clock generator CKG.

During the system operation, the sequential state module SSM changes its state successively at the time instants determined by clock pulses CLK supplied by the clock generator CKG. The total number NS of distinct states of the sequential state module SSM should be at least equal to the span L_{max} of the longest primary pulse packet used by the system; hence

$$NS = 2^K \ge L_{max}$$

where K is the number of flip-flops utilized by the sequential state module SSM. Redundant states of the sequential state module SSM may be employed for generating a regular gap, and the remaining states, if any, should be eliminated. If the number (NS - L_{max}) of redundant states is too small to generate a complete regular gap, the remaining part of the gap, or even the whole regular gap, can additionally be supplied by a random gap generator RGG.

The sequential state module SSM is arranged to operate cyclically, each cycle comprising NU distinct states selected in some convenient manner from

the total number $NS = 2^K$ of available distinct states. Among those NU distinct states, there are N predetermined states representing the positions of pulses in each pulse packet to be generated.

The function of the sequential state module SSM can be implemented by a conventional binary counter, by a shift register with a suitable feedback or by a similar sequential state machine well known to those skilled in the art.

The state decoder STD is driven by a K-bit output of the sequential state module SSM, and also by an M-bit packet select input PS. The state decoder STD has two outputs: one output supplies a composite pulse train CPT, whereas the other produces an end-of-packet EOP pulse. For example, an EOP pulse may coincide with the trailing pulse of every pulse packet. The EOP pulse is utilized to initiate operations performed by the random packet selector RPS and the random gap generator RGG.

The packet select input PS is represented by M bits that may only change when the pulse packet generation has been completed. For any given packet select PS input, the state decoder STD produces a single pulse each time the sequential state module SSM assumes one of N predetermined states. A complete primary pulse packet is obtained at the output CPT of the state decoder STD during each full cycle of the sequential state module SSM.

When the M-bit PS input changes, the state decoder STD will produce at CPT a different primary pulse packet by decoding a different set of predetermined states. The system is arranged to operate in such a manner that the number 2^M of different PS input values is equal to the number of primary pulse packets to be generated. Each pulse packet is predefined and meets the autocorrelation and cross-correlation constraints mentioned above. Some of the predefined pulse packets may be time-reversed replicas of other pulse packets.

An M-bit PS input is provided by the output of a random packet selector RPS that determines which one of the available 2^M packets will be produced during a particular full cycle of the sequential state module SSM.

All functions of the state decoder STD can be implemented by a combinational logic or by a suitably programmed read-only memory.

The random gap generator RGG appends a random gap to the trailing pulse of every primary pulse packet being produced. Each cycle of the repetitive operation of the random gap generator RGG is initiated by an EOP pulse supplied by the state decoder STD. The random gap is inserted by inhibiting a random number of clock pulses provided by the clock generator CKG. The output CRG of the random gap generator RGG supplies a sequence of clock pulses in which a random number of consecutive pulses are missing. As a result, the operation of the sequential state module SSM is suspended during a random time interval equal to the duration of the random gap. Preferably, the duration of each random gap is uniformly distributed, and the random gaps are formed independently of each other. If required, the random gap generator RGG can also supply a fraction of a regular gap or even a complete regular gap.

Fig. 10 is a block diagram of a random gap generator RGG. The random gap generator RGG comprises a random pulse counter RPC, a two-input multiplexer MUX, a flip-flop FF and an AND logic gate ALG. The random gap generator RGG utilizes a random pulse train RPT with a sufficiently high pulse rate. A suitable device for providing the random pulse train RPT will be evident to the skilled man.

The random pulse counter RPC capacity is determined by the assumed largest value of a random gap. The random pulse counter RPC capacity should be small compared to the total number of random pulses supplied by the random pulse train RPT during one cycle of the sequential state module SSM. As a result, the random pulse counter RPC will overflow a large number of times during each sequential state module SSM cycle, and only the fractional part of the total number of applied random pulses will be retained in the random pulse counter RPC at the time instants coinciding with EOP pulses. This fractional part is distributed uniformly over all counter states, irrespective of the underlying statistics of random pulses occurring in a random pulse train RPT.

The multiplexer MUX operates as follows: when the binary source select input SS=1, the random pulse counter RPC receives a random pulse train RPT, and when SS=0, the random pulse counter RPC receives clock pulses CLK.

Prior to the occurrence of an end-of-packet EOP pulse, the flip-flop FF is in state '1' (hence, also SS=1), clock pulses appear at the output of the AND gate ALG, and the random pulse train RPT is applied to the random pulse counter RPC via the multiplexer MUX. As soon as an EOP pulse is applied to the reset input RI of the flip-flop FF, the flip-flop FF will assume state '0' and no clock pulses CLK will appear at the output of the AND gate ALG. Because the flip-flop FF also drives the SS input of the multiplexer MUX, now SS=0 and clock pulses CLK are applied to the random pulse counter RPC via the multiplexer MUX. The number of clock pulses required to bring the random pulse counter RPC from its initial random state to the overflow state is a random and uniformly distributed number.

As soon as the overflow occurs, a suitable signal is applied to the set input SI of the flip-flop FF, and the flip-flop FF assumes state '1'. Because now SS=1, the random pulse counter RPC will resume counting (with overflow) random pulses in the random pulse train RPT, and clock pulses CLK will appear again at the output of the AND gate ALG.

The above procedure results in inserting a random gap into a sequence of clock pulses appearing at the output of the AND gate ALG. The duration of the random gap is equal to the random number of clock pulses CLK required to make the random pulse counter RPC overflow. Therefore, the duration of the random gate has a uniform distribution.

The specific overflow condition due to counting clock pulses CLK forces the random pulse counter RPC to assume an initial state 0', before the random pulse counter RPC restarts counting random pulses in the random pulse train RPT. Because of a large number of overflows resulting from counting random pulses, the random states of the random pulse counter RPC are assumed to be statistically independent at the time instants determined by the occurrence of end-of-packet EOP pulses.

When a random pulse train RPT is not available, or when the pulse rate in the available random pulse train RPT is too low for a large number of overflows to occur in the random pulse counter RPC during each full cycle of the sequential state module SSM, a modified random gap generator MRGG can be employed.

Fig. 11 is a block diagram of a modified random gap generator MRGG. The modified random gap generator MRGG comprises a pulse counter PCT, a demultiplexer DMX and a flip-flop FF. The modified random gap generator MRGG also utilizes independent and uniformly distributed J-bit random numbers. The random numbers can be supplied by a random number generator RNG; a suitable type will be evident to one skilled in the art.

The demultiplexer DMX operates as follows: when the binary switch input SW=0, clock pulses CLK are applied to the pulse counter PCT, and when SW=1, clock pulses CLK are diverted to the modified random gap generator MRGG output.

Prior to the occurrence of an end-of-packet EOP pulse, the flip-flop FF is in state '1' and, because SW=1, clock pulses CLK appear at the output CRG. As soon as an EOP pulse is applied to the reset input RI of the flip-flop FF, the flip-flop FF will assume state '0'. Because now SW=0, clock pulses CLK do not appear at output CRG but they are diverted (via the demultiplexer DMX) to the pulse counter PCT.

The EOP pulse is also applied to the preload input PI of the pulse counter PCT to set the initial state of the pulse counter PCT to a random J-bit number supplied by a random number generator RNG. The number of the clock pulses required to bring the pulse counter PCT from its initial random state to the overflow state is a random and uniformly distributed number.

As soon as the overflow occurs in the pulse counter PCT, a suitable signal is applied to the set input SI of the flip-flop FF, and the flip-flop FF assumes state '1'. Because now SW=1, the clock pulses are diverted to the output CRG.

The above procedure results in inserting a random gap into a sequence of clock pulses appearing at the output CRG of the modified random gap generator MRGG. The duration of the random gap is equal to the random number of clock pulses required to make the pulse counter PCT overflow.

Either configuration of the random gap generator, RGG or MRGG, can be altered to include a means for appending also a regular gap of a prescribed duration. For example, in the modified random gap generator MRGG arrangement, the pulse counter PCT, having accumulated enough clock pulses to reach the overflow state, will continue to count clock pulses until some predetermined state is reached. Therefore, the total duration of the gap inserted into the clock pulse train will comprise two components: a random gap and a regular (deterministic) gap. The value of the random gap is dependent on the number of pulses occurring between the initial random state and the overflow state, whereas the value of the regular gap is equal to the number of clock pulse periods T_{CLK} between the overflow state and another predetermined state.

The random packet selector RPS supplies a random number, when prompted by the end-of-packet EOP pulse sent from the state decoder STD. Preferably, the supplied random numbers are statistically independent and uniformly distributed so that each primary pulse packet will be generated with the same probability and independently of all other packets.

Fig. 12 is a block diagram of a random packet selector RPS according to the present invention. The random packet selector RPS comprises a random pulse counter RPC and a suitable buffer register BRG. For its operation, the random packet selector RPS utilizes a random pulse train RAN with sufficiently high pulse rate. A random pulse train RAN can be supplied by a suitable source of a type well known in itself.

The random pulse counter RPC counts, with cyclic overflow, random pulses occurring in the random pulse train RAN. An end-of-packet EOP pulse, applied to the load input LI of the buffer register BRG, executes the transfer of the current random pulse counter RPC state to the buffer register BRG. This random pulse counter RPC state is an M-bit random number distributed uniformly over all random pulse counter RPC states, irrespective of the statistics of the underlying random pulse train RAN.

The random M-bit number stored in the buffer register BRG is then used by the state decoder STD to determine which one of the available 2^M primary

pulse packets will be produced during a particular cycle of the sequential state module SSM. The system is arranged to operate in such a manner that the value 2^{M} is equal to the total number of primary pulse packets utilized in the process of generating a composite pulse train CPT.

When a random pulse train RAN is not available, or when the pulse rate in the available random pulse train RAN is too low to ensure uniform distribution of the random pulse counter RPC states, the buffer register BRG can be loaded with a random number supplied by a separate random number generator of a type well known in itself.

Fig. 13 is a block diagram of another system for generating composite pulse trains according to the present invention. The system comprises a sequential state module SSM, a state decoder STD, a source of random bits SRB, a storage register REG, and a clock generator CKG. It is assumed that the source SRB supplies random bits in parallel at sufficiently high rate. A suitable source of random bits will be evident to one skilled in the art.

The required number NR of distinct states of the sequential state module SSM can be determined from

$$NR = L_{max} + (T_{RE} + T_{RAmax}) / T_{CLK}$$

where L_{max} is the span of the longest primary pulse packet, T_{RE} is the duration of the regular gap, T_{RAmax} is the duration of the longest random gap, and T_{CLK} is the clock period. Therefore, the minimal number K1 of flip-flops to be utilized by the sequential state module SSM is equal to the smallest integer satisfying the inequality

$$K1 \ge log_2 NR$$

For example, if $L_{max} = 36$, $T_{RE} / T_{CLK} = 33$, $T_{RAmax} / T_{CLK} = 31$, then NR = 100 and the resulting minimum number of required flip-flops K1 = 7.

The function of the sequential state module SSM can be implemented by a conventional binary counter, by a shift register with a suitable feedback or by a similar sequential state machine well known to those skilled in the art.

During the system operation, the sequential state module SSM changes its state successively at the time instants determined by clock pulses CLK

supplied by the clock generator CKG. At any time the sequential state module SSM can be reset to its initial state by applying a suitable signal to the reset input RI. Resetting the sequential state module SSM results in shortening the basic SSM cycle that comprises NR states.

The state decoder STD has K1 binary inputs driven by the sequential state module SSM and also M1 binary inputs driven by the source of random bits SRB via a storage register REG. Random bits supplied in parallel by the source SRB can be regarded as M1 components of a binary vector BV. The system is arranged to operate in such a manner that the number 2^{M1} of different realizations of the BV is equal to the number of all randomized pulse packets to be used. A composite pulse train appears at the output CPT of the state decoder STD.

For example, if there are available two different pulse packets and also their time-reversed replicas, and if the number of different random delays is 32, then the total number of randomized pulse packets equal to the number of binary vectors is $4\times32=128$; hence M1=7.

When an end-of-cycle EOC pulse is applied to the load input LI of the register REG, an M1-bit vector BV is transferred from the source SRB to the register REG. Then, the vector BV is retained in the register REG for the duration of the corresponding cycle of the system operation. Each binary vector BV supplies all information regarding the randomized pulse packet to be produced, i.e., both the information about the packet structure and the duration of the gap to be appended. This information, in conjunction with the state of the sequential state module SSM, contained in the K1 binary outputs of the sequential state module SSM, is utilized by the state decoder STD during each cycle of the system operation. While the binary vector BV remains unchanged during each cycle, the state of the sequential state module SSM changes sequentially with each clock pulse. In general, the duration of each cycle will differ because of the variability of the random gap.

During each cycle of the system operation, the state decoder STD:

1. produces one of the available pulse packets;

- 2. appends to the selected pulse packet one of the realizations of a random gap;
- 3. complements thus constructed realization of a randomized pulse packet with a deterministic gap;
- 4. produces an end-of-cycle EOC pulse employed to reset the sequential state module SSM to its initial state, and also to load a new binary vector BV into the storage register REG.

To perform the above functions, the state decoder STD processes jointly M1 bits of BV and K1 bits representing each state of the sequential state module SSM to decide at each clock pulse instant:

- 1. whether to produce a V' or a '1' at the CPT output;
- 2. whether to produce a 0' or a '1' at the EOC output.

All functions of the state decoder STD can be implemented by a combinational logic or by a suitably programmed read-only memory.

To illustrate the logic design of the state decoder STD in the configuration of Fig. 13, assume that the system is to utilize a single pulse packet and its mirror image represented, respectively, by the two following binary sequences:

Therefore, N = 5 and the packet span L = 12. Suppose also that the span of a regular gap is $T_{RE} / T_{CLK} = 9$, and the span of the random gap T_{RA} / T_{CLK} can assume one of the four values: 0, 1, 2 or 3.

The basic parameters of the state decoder STD are as follows:

1. The number NR of the required SSM states is determined from

$$NR = L_{max} + (T_{RE} + T_{RAmax}) / T_{CLK} = 12 + 9 + 3 = 24$$

- 2. The number of bits needed to represent 24 states, K1 = 5.
- 3. The total number of randomized packets $2 \times 4 = 8 = 2^{M1}$.
- 4. The number of components in the binary vector BV, M1 = 3.
- 5. The number of inputs of the state decoder STD, K1 + M1 = 5 + 3 = 8.

Assume that the binary vector BV = (B2, B1, B0) has the following structure:

B2 = 0 corresponds to the pulse packet 100110000101, and B2 = 1 corresponds to its mirror image 101000011001. Bits (B1, B0) are the binary representation of the random shift value, e.g., (1,0) represents 2, and (1,1) represents 3.

The truth table for the combinational logic of the state decoder STD is summarised in Table 1. Because it is assumed that the reset operation is asynchronous, the initial state and the preceding end-of-cycle state will occur during a single clock period T_{CLK}. Consequently, the total number of required SSM states is increased by one to 25. The 25 states are numbered from 0 to 24; state 0' denoting the initial state.

Table 1

Binary word BV			States of the sequential state module for which						
B2	Bl	BO	CPT = 1 EOC = 1						
0	0	0	1	4	5	10	12	21	
0	0	1	1	4	5	10	12	22	
0	1	0	1	4	5	10	12	23	
0	1	1	1	4	5	10	12	24	
1	0	0	1	3	8	9	12	21	
1	0	1	1	3	8	9	12	22	
1	1	0	1	3	8	9	12	23	
1	1	1	1	3	8	9	12	24	

For B2 = 0, the state decoder STD produces a '1' at its CPT output only when the sequential state module SSM assumes either of the states: 1, 4, 5, 10, 12. However, for B2 = 1, a '1' appears at the CPT output only when the sequential state module SSM assumes either of the states: 1, 3, 8, 9, 12. Each pulse packet is followed by a string of zeros representing combined regular and random gaps.

The EOC output produces a '1' when the sequential state module SSM cycle specified by a particular BV has been completed.

Table 2 shows an example of the full truth table for the state decoder STD for the binary vector BV = (0,1,0). In this case B2 = 0, and the span of a random gap is equal to two. Therefore, there are eleven zeros appended to the pulse packet: nine zeros representing the regular gap and two zeros representing the random gap. As soon as state '23' is reached, the sequential state module SSM is reset to the initial state 0'. Because the reset input RI is assumed to

override the synchronous operation of the sequential state module SSM, both the states '23' and '0' will occur during a single clock period T_{CLK} .

Table 2

SSM states	CPT	EOC	
0	0	0	initial SSM state '0'
1	1	0	
2	0	0	
3 .	0	0	
4	1	0	
5	1	0	
6	0	0	
7	0	0	
8	0	0	
9	0	0	
10	1	0	
11	0	0	
12	1	0	
13	0	0	
14	0	0	
15	0	0	
16	0	0	
17	0	0	
18	0	0	
19	0	0	
20	0	0	
21	0	0	
22	0	0	
23	0	1	jump to the initial SSM state '0'

Fig. 14 is a block diagram of another system for generating composite pulse trains according to the present invention. The system comprises a pulse counter PCT, a state decoder STD, a source of random bits SRB, a storage register REG and a clock generator CKG. It is assumed that the source SRB supplies random bits in parallel at sufficiently high rate. A suitable source of random bits will be evident to the skilled man.

The required number NR of distinct states of the pulse counter PCT can be determined from

$$NR = L_{max} + (T_{RE} + T_{RAmax}) / T_{CLK}$$

where L_{max} is the span of the longest primary pulse packet, T_{RE} is the duration of the regular gap, T_{RAmax} is the duration of the longest random gap, and T_{CLK} is the clock period. Therefore, the minimal number K1 of flip-flops to be employed by the pulse counter PCT is equal to the smallest integer satisfying the inequality

$K1 \ge \log_2 NR$

In general, there will be (2^{K1} - NR) redundant states to be eliminated. Among the NR distinct states, there are N predetermined states representing the positions of pulses in each pulse packet to be generated.

During the system operation, the pulse counter PCT changes its state successively at the time instants determined by clock pulses CLK supplied by the clock generator CKG. In each cycle of system operation, the pulse counter PCT starts counting clock pulses CLK from some initial state defined by V bits supplied by the source SRB. The initial state of the pulse counter PCT is set by applying an end-of-cycle EOC pulse to the preload input PI of the pulse counter PCT.

When the random gap assumes its largest value T_{RAmax} , the counting process starts from a state designated as state 0'. However, for smaller values of T_{RA} , pulse counting starts from one of the states which follows state 0'. Therefore, before each cycle starts, the pulse counter PCT is advanced by a random number of clock pulses. The number of different initial states of the pulse counter PCT, being the same as the number of different realizations of random gap, is equal to 2^V . In this arrangement, a realization of random gap forms a preamble to the pulse packet because it occurs before the leading pulse of the packet. The regular gap T_{RE} may occur before or after the pulse packet, or it can be split into parts and suitably distributed within the total cycle duration $(T_{RA} + L \bullet T_{CLK} + T_{RE})$.

The state decoder STD has K1 binary inputs driven by the pulse counter PCT and also U binary inputs driven by the source of random bits SRB via a storage register REG. The U bits supplied in parallel by the source SRB determine the packet select PS binary word. The system is arranged to operate in

such a manner that the number 2^U of different PS words is equal to the number of all primary pulse packets to be used.

The state decoder STD has two outputs: one output CPT supplies a composite pulse train, whereas the other produces an end-of-cycle EOC pulse. Before each fresh cycle starts, the EOC pulse is employed to preset the initial PCT state and to load the register REG with a current PS binary word.

Other aspects of the operation of this implementation of the generator of a composite pulse train are similar to those applicable to the other implementations discussed above.

Fig. 15 is a block diagram of a modified version of the system of Fig. 9, in which the sequential state module SSM is implemented using a reversible counter RCT. The count direction is set by the state of an up/down control input U/D, which receives a single bit output of the random packet selector RPS. The remaining M-1 outputs form a packet select input PS of the state decoder STD, in this case a read-only memory.

The counter RCT, driven by clock pulses produced by the output CRG of the random gap generator RGG, supplies successively partial addresses to the memory STD. Each partial address, comprising K bits, is complemented by M-1 auxiliary bits provided by the packet select input PS. The complete address thus formed is used to access corresponding memory cells storing binary patterns that represent required pulse packets. Depending on the count direction, set by the state of the up/down control input U/D, the partial addresses appear in ascending or descending order. As a result, the memory STD produces at its output CPT pulse sequences that form, respectively, a pulse packet or its mirror image.

When the PS input is changed, the memory STD will produce at its output CPT a different primary pulse packet or its mirror image, depending on the count direction. The system is arranged to operate so that the number 2^{M-1} of different PS input values is equal to the number of primary pulse packets stored in the memory STD. By using a reversible counter, it is possible to derive time-reversed replicas of pulse packets without the need to store both versions.

The foregoing description of preferred embodiments of the invention has been presented for the purpose of illustration and description. It is not intended to be exhaustive or to limit the invention to the precise form disclosed. In light of the foregoing description, it is evident that many alterations, modifications, and variations will enable those skilled in the art to utilize the invention in various embodiments suited to the particular use contemplated. For example, each of the described embodiments could be modified by omitting the use of time-reversed replicas, the provision of random gaps between pulse trains and/or the random selection between different types of pulse trains, so long as the remaining features provide an adequate system.

In the arrangements described above, each pulse packet is randomly selected from a set thereof, and then is immediately available for selection as the next pulse train. In other words, each selection from the set is performed with immediate replacement. This is preferred, but not essential. The pulse trains could be selected in a random sequence without replacement until all have been used, or the selected pulse packets replaced after every n selections, where n is a predetermined integer.

Any of the pulse generating systems of the above described embodiments can be used as the pulse generator PGR in an obstacle detection system as shown in Fig. 1. Such a system may be mounted on a movable platform (such as a vehicle or vessel), or on a stationary platform to detect the approach of a movable object. The system can be a collision-warning system arranged to generate a warning signal in response to detection of an object. Additionally or alternatively, the system may be a ranging aid having means, such as the arrangement of Fig. 2, for detecting the range of an obstacle and for generating a signal indicative of the range.

The term "random" is intended herein to include, without limitation, not only purely random, non-deterministically generated signals, but also pseudorandom and/or deterministic signals such as the output of a shift register arrangement provided with a feedback circuit as used in the prior art to generate pseudo-random binary signals, and chaotic signals.

The embodiments described herein can be implemented using dedicated hardware, incorporating for example digital signal processors, or using suitably-programmed general-purpose computers.

4. Brief Description of Drawings

Fig. 1 is a block diagram of a typical obstacle-detection system utilizing short pulses;

Fig. 2 is a block diagram of a multichannel pulse-coincidence processor utilized by the obstacle-detection system;

Fig. 3 depicts a periodic pulse train comprising rectangular pulses of duration T_P and repetition period T_{REP} ;

Fig. 4 depicts a pulse packet which has good autocorrelation properties;

Fig. 5a depicts an autocorrelation sequence $R_{xx}(d)$ of a binary sequence representing the pulse packet of Fig. 4;

Fig. 5b depicts the autocorrelation function $R_{xx}(\tau)$ of the pulse packet;

Fig. 6 depicts the structure of a composite pulse train constructed according to the present invention;

Fig. 7a is an example of a primary pulse packet;

Fig. 7b depicts another primary pulse packet obtained according to the present invention by time reversal of the first packet;

Fig. 8 depicts a cross-correlation sequence between two binary sequences that represent two pulse packets being time-reversed replicas of one another;

Fig. 9 is a block diagram of a system for generating composite pulse trains according to the present invention;

Fig. 10 is a block diagram of a random gap generator for apparatus according to the present invention;

Fig. 11 is a block diagram of a modified random gap generator;

Fig. 12 is a block diagram of a random packet selector for apparatus according to the present invention;

Fig. 13 is a block diagram of another system for generating composite pulse trains according to the present invention;

Fig. 14 is a block diagram of a further system for generating composite pulse trains according to the present invention; and


Fig. 15 is a block diagram of yet another system for generating composite pulse trains according to the present invention.


1. Abstract


A pulse sequence is produced by repeatedly selecting individual pulse trains at random from a set thereof, each pulse train meeting predetermined autocorrelation constraints and the pulse trains collectively meeting predetermined cross-correlation constraints. The pulse trains are preferably separated by gaps of random length. At least some pulse trains may be time-reverse replicas of others. The resulting sequences are particularly suitable for obstacle detection in multiuser environments.

2. Representative Drawing


Fig. 9






































PAT-NO: JP02004037442A **DOCUMENT-IDENTIFIER:** JP 2004037442 A

TITLE: METHOD OF GENERATING

SEQUENCE OF A PLURALITY OF

PULSE TRAINS AND ITS

EQUIPMENT, AND OBSTACLE

DETECTION SYSTEM

PUBN-DATE: February 5, 2004

INVENTOR-INFORMATION:

NAME COUNTRY

SZAJNOWSKI, WIESLAW JERZY N/A

RATLIFF, PAUL A N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC INFORMATION N/A TECHNOLOGY CENTRE EUROPA BV

APPL-NO: JP2003012404

APPL-DATE: January 21, 2003

PRIORITY-DATA: 200202250394 (January 21, 2002)

INT-CL (IPC): G01S007/282, B60R021/00, G01S013/93

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a pulse train generation

method utilized by an automobile obstacle detection system operable in multiuser environments.

SOLUTION: A pulse sequence is produced by repeatedly selecting individual pulse trains at random from a set thereof, each pulse train meeting predetermined autocorrelation constraints and the pulse trains collectively meeting predetermined cross-correlation constraints. The pulse trains are preferably separated by gaps of random length. At least some pulse trains may be time-reverse replicas of others. The resulting sequences are particularly suitable for obstacle detection in multiuser environments.

COPYRIGHT: (C)2004,JPO